English
Home
各種検索
研究業績検索
論文・著書検索
( 詳細検索 )
特許検索
( 詳細検索 )
研究ハイライト検索
( 詳細検索 )
研究者検索
組織・担当から絞り込む
サポート
よくあるご質問(FAQ)
T2R2登録申請
学位論文登録について
組織単位データ出力について
(学内限定)
サポート・問合せ
T2R2について
T2R2とは?
運用指針
リーフレット
本文ファイルの公開について
関連リンク
東京科学大学
東京科学大学STARサーチ
国立情報学研究所(学術機関リポジトリ構築連携支援事業)
Home
>
ヘルプ
論文・著書情報
タイトル
和文:
準同期式回路の実現に適したクロック木構成法
英文:
A Clock-Routing Method for Semi-Synchronous Circuits
著者
和文:
西川慎哉,
高橋篤司
,
梶谷洋司
.
英文:
Shinya Nishikawa,
Atsushi Takahashi
,
Yoji Kajitani
.
言語
Japanese
掲載誌/書名
和文:
電子情報通信学会技術研究報告 (VLD98-50,ICD98-153,FTS98-77)
英文:
IEICE Technical Report (VLD98-50,ICD98-153,FTS98-77)
巻, 号, ページ
Vol. 98 No. 287 pp. 43-50
出版年月
1998年9月22日
出版者
和文:
英文:
会議名称
和文:
VLSI設計技術研究会
英文:
Technical Committee on VLSI Design Technologies
開催地
和文:
英文:
©2007
Institute of Science Tokyo All rights reserved.