強パス遅延テスト可能な論理回路の解析と合成

論文・著書情報

タイトル

和文:	強パス遅延テスト可能な論理回路の解析と合成
英文:	On Synthesis of Robustly Delay-Tetable Combinational Logic Circuits

著者

和文:	秋山陽子, 高橋篤司, 梶谷洋司.
英文:	Yoko Akiyama, Atsushi Takahashi, Yoji Kajitani.

言語

Japanese

掲載誌/書名

和文:	電子情報通信学会技術研究報告 (CAS94-124)
英文:	IEICE Technical Report (CAS94-124)

巻, 号, ページ

Vol. 94 No. 530 pp. 25-32

出版年月

1995年3月

出版者

和文:
英文:

会議名称

和文:	回路とシステム研究会
英文:	Technical Committee on Circuits and Systems

開催地

和文:
英文: