サーボコントローラ用制御演算プロセッサRT-COP(RealTime-Control Operation Processor)の設計, 試作及び評価(VLSIシステム)

柏木 喜孝; 祖田 龍一; 中村 裕司

論文・著書情報

タイトル

和文:	サーボコントローラ用制御演算プロセッサRT-COP(RealTime-Control Operation Processor)の設計, 試作及び評価(VLSIシステム)
英文:

著者

和文:	柏木喜孝, 祖田龍一, 中村裕司.
英文:	柏木喜孝, 祖田龍一, Hiroshi Nakamura.

言語

Japanese

掲載誌/書名

和文:	電子情報通信学会論文誌. D-I, 情報・システム, I-情報処理
英文:

巻, 号, ページ

Vol. 88 No. 8 pp. 1195-1202

出版年月

2005年7月

出版者

和文:	一般社団法人電子情報通信学会
英文:

会議名称

和文:
英文:

開催地

和文:
英文:

アブストラクト

本論文では, サーボ制御演算向けのASIP(Application Specific Instruction-set Processor)アーキテクチャとして, RT-COP(RealTime-Control Operation Processor)を提案する. RT-COPは中粒度の並列演算器を備え, スレッドを演算器へ割り付けて並列実行させることが可能なVLIW(Very Long Instruction Word)型のASIPである. 基本演算ブロックBOB(Basic Operation Block)と名づけた演算器は, 差分方程式を解くのに向いた構成をとり, 制御演算特有の機能を備える. 更に, RT-COPではフィードバック制御向けのメモリ構造を備えている. このアーキテクチャにより, 制御アルゴリズムの並列性を生かした演算処理を実行でき, 処理の高速化とクロック周波数の低減を両立できる. 0.25μmデザインルールでLSI化したRT-COPを用いてサーボ制御の評価を実施し, 評価結果からRT-COPアーキテクチャの優位性とサーボ性能の向上を実証した.

Home

各種検索

サポート

T2R2について

関連リンク

論文・著書情報