HBM2 搭載 FPGA のための Addressable Cache を用いた HPC 向けメモリシステムの性能評価

藤田典久; 小林 諒平; 山口佳樹; 朴泰祐

論文・著書情報

タイトル

和文:	HBM2 搭載 FPGA のための Addressable Cache を用いた HPC 向けメモリシステムの性能評価
英文:

著者

和文:	藤田典久, 小林諒平, 山口佳樹, 朴泰祐.
英文:	藤田典久, Ryohei Kobayashi, 山口佳樹, 朴泰祐.

言語

Japanese

掲載誌/書名

和文:	研究報告ハイパフォーマンスコンピューティング（HPC）
英文:

巻, 号, ページ

Vol. 2022-HPC-183(9) pp. 1-10

出版年月

2022年3月

出版者

和文:
英文:

会議名称

和文:
英文:

開催地

和文:
英文:

アブストラクト

高性能計算の分野で Field Programmable Gate Array (FPGA) が新たなるアクセラレータとして注目されている．他のアクセラレータと比較して，FPGA は外部メモリ帯域が弱いという弱点があり，HPC における FPGA 利用の障壁のひとつである．最新の高性能 FPGA では，High Bandwidth Memory 2 (HBM2) を搭載する FPGA があり，これを使うことで HPC における FPGA 利用が広がると考えられる．しかしながら，FPGA は固定機能としてのメモリネットワークやキャッシュを持たず，HBM2 の性能を発揮できるメモリ回路を別途開発しなければならない問題がある．本稿では，我々が研究開発している HPC 向け HBM2 メモリシステムの実装と性能評価を示す．また，本システムを扱うための API の設計と実装についても報告を行う．FPGA は自律動作できるアクセラレータであり，本システムを扱う API はこの特徴を活かしたものである．

Home

各種検索

サポート

T2R2について

関連リンク

論文・著書情報