メッシュ接続FPGAアレーにおける高性能ステンシル計算

小林諒平; 佐野伸太郎; 高前田(山崎)伸也; 吉瀬謙二

論文・著書情報

タイトル

和文:	メッシュ接続FPGAアレーにおける高性能ステンシル計算
英文:

著者

和文:	小林諒平, 佐野伸太郎, 高前田(山崎)伸也, 吉瀬謙二.
英文:	Ryohei Kobayashi, Shintarou Sano, 高前田(山崎)伸也, Kenji Kise.

言語

Japanese

掲載誌/書名

和文:	先進的計算基盤システムシンポジウム論文集
英文:

巻, 号, ページ

Vol. 2012 pp. 142-149

出版年月

2012年5月

出版者

和文:
英文:

会議名称

和文:	先進的計算基盤システムシンポジウム
英文:

開催地

和文:	神戸
英文:

アブストラクト

FPGAは高い性能を達成するカスタムのハードウェアアクセラレータを容易に構築する事を可能にする注目すべきデバイスである．本稿では，科学技術計算において重要な計算カーネルの1つであるステンシル計算のための，多数の小規模FPGAを用いたスケーラブルな計算手法を提案する．本稿では2Dメッシュ型に接続された複数のFPGAで構成されるステンシル計算システムのアーキテクチャとその初期実装について述べる．隣接するFPGA間の通信オーバーヘッドを削減するために各FPGAにおける計算順序を調整することで，高い通信と計算のオーバーラップ率を実現する．まず，単一FPGAの性能を評価したところ，0.16GHzで動作する場合には2.37Wの消費電力で2.24GFlop/sの性能を達成することを確認した．また1個のFPGAの結果を元に，256個のFPGAで構成するシステムの性能および電力あたりの性能を見積もったところ，全体で573GFlop/sの性能を0.94GFlop/sWの電力あたりの性能で実現できることがわかった．

Home

各種検索

サポート

T2R2について

関連リンク

論文・著書情報