OpenCL対応FPGA間通信機能によるGPU・FPGA複合型演算加速

小林 諒平; 藤田 典久; 山口 佳樹; 中道 安祐未; 朴 泰祐

論文・著書情報

タイトル

和文:	OpenCL対応FPGA間通信機能によるGPU・FPGA複合型演算加速
英文:

著者

和文:	小林諒平, 藤田典久, 山口佳樹, 中道安祐未, 朴泰祐.
英文:	Ryohei Kobayashi, 藤田典久, 山口佳樹, 中道安祐未, 朴泰祐.

言語

Japanese

掲載誌/書名

和文:	情報処理学会研究報告ハイパフォーマンスコンピューティング(HPC)
英文:

巻, 号, ページ

Vol. 2019-HPC-170(5) pp. 1-9

出版年月

2019年7月

出版者

和文:
英文:

会議名称

和文:
英文:

開催地

和文:
英文:

アブストラクト

我々は，高い演算性能とメモリバンド幅を有する GPU（Graphics Processing Unit）に演算通信性能に優れている FPGA（Field Programmable Gate Array）を連携させ，双方を相補的に利用する GPU-FPGA 複合システムに関する研究を進めている．GPU，FPGA といった異なるハードウェアを搭載するシステム上では，各デバイスで実行される演算をどのようにプログラミングし，全デバイスを協調動作させるかが重要な課題となる．そこで本稿では，OpenCL コードから制御可能な FPGA 間通信技術と GPU-FPGA 間 DMA 転送技術を融合した，複数ノード上における GPU-FPGA 間連携子法を提案する．GPU-FPGA 間 DMA 転送は，GPU デバイスのグローバルメモリを PCIe アドレス空間にマップし，アドレスマップの結果をベースに OpenCL カーネル内で作成したディスクリプタを最終的に FPGA 内の PCIe DMA コントローラに書き込むことによって実現される．また，FPGA 間通信は，Verilog HDL で実装された Ethernet 通信を実行するハードウェアと，そのハードウェアの制御モジュール（OpenCL カーネル）を I/O Channel で接続することによって構成されているシステムで実現される．この提案手法を用いて，ノードを跨いだ GPU 同士の pingpong ベンチマークを実装し，それが正しく動作していることを確認した．

Home

各種検索

サポート

T2R2について

関連リンク

論文・著書情報