論文

• Shiho Hagiwara, Takashi Sato, Kazuya Masu. Analytical Estimation of Path-Delay Variation for Multi-Threshold CMOS Circuits, IEICE Transactions on Fundamentals of Electronics, IEICE Transactions on Fundamentals of Electronics, Vol. E92-A, No. 4, pp. 1031-1038, Apr. 2009.
• Shiho Hagiwara, Takumi Uezono, Takashi Sato, Kazuya Masu. Application of Correlation-based Regression Analysis for Improvement of Power Distribution Network, IEICE Transactions on Fundamentals of Electronics, Vol. E91-A, No. 5, pp. 951-956, Apr. 2008.

国際会議発表 (査読有り)

• Shiho Hagiwara, Koh Yamanaga, Ryo Takahashi, Kazuya Masu, Takashi Sato. Linear Time Calculation of State-Dependent Power Distribution Network Capacitance., International Symposium on Quality Electronic Design (ISQED), International Symposium on Quality Electronic Design (ISQED), International Symposium on Quality Electronic Design (ISQED), pp. 75-80, Mar. 2010.
• Takanori Date, Shiho Hagiwara, Kazuya Masu, Takashi Sato. Robust importance sampling for efficient SRAM yield analysis, International Symposium on Quality Electronic Design (ISQED), International Symposium on Quality Electronic Design (ISQED), International Symposium on Quality Electronic Design (ISQED), pp. 15-21, Mar. 2010.
• Takashi Sato, Shiho Hagiwara, Takumi Uezono, Kazuya Masu. Weakness identification for effective repair of power distribution network, 17th International workshop on power and timing modeling, optimization and simulation (PATMOS), pp. 222-231, Sept. 2007.
• Shiho Hagiwara, Takumi Uezono, Takashi Sato, Kazuya Masu. Improvement of power distribution network using correlation-based regression analysis, Great Lakes Symposium on VLSI (GLSVLSI), pp. 513-516, Mar. 2007.
• Takashi Sato, Takumi Uezono, Shiho Hagiwara, Kenichi Okada, Shuhei Amakawa, Noriaki Nakayama, Kazuya Masu. A MOS transistor-array for accurate measurement of subthreshold leakage variation, International Symposium on Quality Electronic Design (ISQED), pp. 21-26, Mar. 2007.

国内会議発表 (査読有り)

• 伊達貴徳, 萩原 汐, 益 一哉, 佐藤高史. 超球の一部を用いた歩留り推定における不良領域の効率的探索手法, VLSI設計技術研究会，電子情報通信学会技術研究報告, VLSI設計技術研究会，電子情報通信学会技術研究報告, VLSI設計技術研究会，電子情報通信学会技術研究報告, pp. 37-42, Mar. 2010.
• 伊達貴徳, 萩原 汐, 上薗 巧, 佐藤高史, 益 一哉. SRAM回路の構造的対称性を考慮した2段階学習型重点的サンプリング, VLSI設計技術研究会 システム設計及び一般, VLSI設計技術研究会 システム設計及び一般，信学技報, VLSI設計技術研究会 システム設計及び一般, vol. 109, no. 34, pp. 37-42, May 2009.
• 伊達貴徳, 萩原 汐, 佐藤高史, 中山範明, 益 一哉. 回路特性ばらつき解析に対する重点的サンプリングの適用検討, 電子情報通信学会ソサイエティ大会, 電子情報通信学会ソサイエティ大会, A-1-27, pp. 27, Sept. 2008.
• 萩原汐, 佐藤高史, 益 一哉. 電源遮断回路におけるパス遅延時間ばらつきの計算, 第21回 回路とシステム軽井沢ワークショップ, 第21回 回路とシステム軽井沢ワークショップ, pp. 427-432, Apr. 2008.
• 萩原汐, 佐藤高史, 益一哉. パワーゲーティング技術における製造ばらつきの回路特性への影響, 第131回 システムLSI設計技術研究発表会 (ICD/SIP/IE/SLDM合同研究会), Oct. 2007.
• 萩原汐, 上薗巧, 佐藤高史, 益 一哉. 相関係数にもとづく回帰分析の電源改善への適用, 第20回 回路とシステム軽井沢ワークショップ, pp. 45-50, Apr. 2007.
• 萩原 汐, 上薗 巧, 佐藤 高史, 益 一哉. 電源電圧降下の相関を用いる電源網の定量的評価, 電子情報通信学会 総合大会, No. A-3-7, Mar. 2007.

国内会議発表 (査読なし・不明)

• 萩原 汐, 吉川 隆英, 幸 朋矢, 遠藤 敏夫. 3D Stacked SRAMを活用したHPC向けメモリアーキテクチャの検討, デザインガイア2022, 情報処理学会研究報告, 情報処理学会, Vol. 2022-SLDM-200, No. 31, Nov. 2022.
• 萩原 汐, 高橋 亮, 山長 功, 佐藤 高史, 益 一哉. 状態依存性を考慮した論理回路の電源間容量モデルの検討, 2009 年 電子情報通信学会総合大会, 2009 年 電子情報通信学会総合大会, 電子情報通信学会, C-12-30, Mar. 2009.
• 山長 功, 高橋 亮, 萩原 汐, 佐藤 高史, 益 一哉. 状態依存性解析のための電源間容量のテーブルルックアップ計算, 2009 年 電子情報通信学会総合大会, 2009 年 電子情報通信学会総合大会, 電子情報通信学会, C-12-31, Mar. 2009.
• 高橋知之, 植山寛之, 萩原 汐, 佐藤高史, 益 一哉. 論理セル遅延の電圧・プロセスばらつき感度の検討, 電子情報通信学会ソサイエティ大会, 電子情報通信学会ソサイエティ大会, A-3-2, pp. 52, Sept. 2008.
• 益一哉, 萩原 汐, 佐藤 高史. 電源遮断回路におけるインバータ列遅延時間ばらつきの計算, 電子情報通信学会 総合大会, 電子情報通信学会 総合大会, pp. A-3-7,, Mar. 2008.

[ BibTeX 形式で保存 ]    [ 論文・著書をCSV形式で保存 ]    [ 特許をCSV形式で保存 ]