論文

• Masato Inagi, Yasuhiro Takashima, Yuichi Nakamura, Atsushi Takahashi. Optimal Time-Multiplexing in Inter-FPGA Connections for Accelerating Multi-FPGA Prototyping Systems, IEICE Trans. Fundamentals, Vol. E91-A, No. 12, pp. 3539-3547, Dec. 2008.
• Yasuhiro Takashima, Atsushi Takahashi, Yoji Kajitani. Assignment of Intervals to Parallel Tracks with Minimum Total Cross-Talk, IEICE Trans. Fundamentals, Vol. E81-A, No. 9, pp. 1909-1915, Sept. 1998.
• Yasuhiro Takashima, Atsushi Takahashi, Yoji Kajitani. Routability of FPGAs with Extremal Switch-Block Structures, IEICE Trans. Fundamentals, Vol. E81-A, No. 5, pp. 850-856, May 1998.

国際会議発表 (査読有り)

• Masato Inagi, Yasuhiro Takashima, Yuichi Nakamura, Atsushi Takahashi. ILP-Based Optimization of Time-Multiplexed I/O Assignment for Multi-FPGA Systems, Proc. the 2008 IEEE International Symposium on Circuits and Systems (ISCAS 2008), pp. 1800-1803, May 2008.
• Yasuhiro Takashima, Atsushi Takahashi, Yoji Kajitani. Detailed-Routability of FPGAs with Extremal Switch-Block Structures, Proc. the European Design & Test Conference 1996 (ED&TC), pp. 160-164, 1996.

国内会議発表 (査読有り)

• 高島康裕, 高橋篤司, 梶谷洋司. 総隣接並走距離最小化問題, 第10回 回路とシステム軽井沢ワークショップ 論文集, pp. 421-426, Apr. 1997.
• 高島康裕, 高橋篤司, 梶谷洋司. 配線可能性を保証するFPGAの解析と構成法, 第8回 回路とシステム軽井沢ワークショップ 論文集, pp. 103-108, Apr. 1995.
• 高島康裕, 高橋篤司, 梶谷洋司. FPGAのスイッチブロックのアーキテクチャについての研究, DAシンポジウム'94, 情処シンポジウム論文集, 情報処理学会, Vol. 94, No. 5, pp. 165-170, Aug. 1994.

国内会議発表 (査読なし・不明)

• 河野祐貴, 高島康裕, 高橋篤司. 最小総変位配置実現問題に対し効率的な位相変更手法CRP法の提案, VLSI設計技術研究会, 電子情報通信学会技術研究報告 (VLD2010-138), Vol. 110, No. 432, pp. 129-134, Mar. 2011.
• 河野祐貴, 高島康裕, 高橋篤司. 総変位最小配置のための高速位相変更手法, VLSI設計技術研究会, 電子情報通信学会技術研究報告 (VLD2010-51), Vol. 110, No. 210, pp. 55-60, Sept. 2010.
• 河野祐貴, 高島康裕, 高橋篤司. 最小総変位配置実現問題における高速最適化手法, VLSI設計技術研究会, 電子情報通信学会技術研究報告 (VLD2008-138), Vol. 108, No. 487, pp. 65-70, Mar. 2009.

[ BibTeX 形式で保存 ]    [ 論文・著書をCSV形式で保存 ]    [ 特許をCSV形式で保存 ]