論文

• Daehwa Paik, Masaya Miyahara, Akira Matsuzawa. An analysis on a dynamic amplifier and calibration methods for a pseudo-differential dynamic comparator, IEICE Transactions on Fundamentals, vol. E95-A, no. 2, pp. 456-470, Feb. 2012.
• Daehwa Paik, Yuusuke Asada, Masaya Miyahara, Akira Matsuzawa. An 8-Bit 600-MSps Flash ADC Using Interpolating and Background Self-Calibrating Techniques, IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol. E93-A, No. 2, pp. 402-414, Feb. 2010.

国際会議発表 (査読有り)

• James Lin, Daehwa Paik, Seung Jong Lee, Masaya Miyahara, Akira Matsuzawa. A 0.55 V 7-bit 160 MS/s Interpolated Pipeline ADC Using Dynamic Amplifiers, IEEE Custom Integrated Circuits Conference (CICC), Sept. 2013.
• James Lin, Daehwa Paik, Seungjong Lee, Masaya Miyahara, Akira Matsuzawa. A 0.5 V, 9-Bit, 200 MSps, 2 mW, 45fJ/conv.-Step Dynamic Pipeline ADC, ISSCC Student Research Preview, ISSCC Dig. Tech. papers, Feb. 2012.
• Daehwa Paik, Masaya Miyahara, Akira Matsuzawa. An Analysis on a Pseudo-Differential Dynamic Comparator with Load Capacitance Calibration, IEEE International Conferenec on ASIC(ASICON), Oct. 2011.
• Masaya Miyahara, Hyunui Lee, Daehwa Paik, Akira Matsuzawa. A 10b 320 MS/s 40 mW Open-Loop Interpolated Pipeline ADC, IEEE Symposium on VLSI Circuits, pp. 126-127, June 2011.
• Masaya Miyahara, Yusuke Asada, Daehwa Paik, Akira Matsuzawa. A Low-Noise Self-Calibrating Dynamic Comparator for High-Speed ADCs, IEEE Asian Solid-State Circuits Conference, 9-2, pp. 269-272, Nov. 2008.

国内会議発表 (査読有り)

• 倉科隆, 鄭 明奎, 白戴和, 張 義偉, 松澤 昭. 0.18um CMOSのRF・アナログ特性評価, 電子情報通信学会 シリコンアナログＲＦ研究会, 電子情報通信学会 シリコンアナログRF研究会, vol. RF2006-4, pp. 2, Mar. 2007.

国際会議発表 (査読なし・不明)

• Daehwa Paik, Masaya Miyahara, Akira Matsuzawa. An 8-bit 600-MSps Analog-to-Digital Converter for FWA, International Workshop on Millimeter Wave Wireless Technology and Applications, pp. 124-125, Dec. 2010.

国内会議発表 (査読なし・不明)

• Daehwa Paik, Masaya Miyahara, Akira Matsuzawa. An analysis on a pseudo-differential dynamic comparator with load capacitance calibration, 電子情報通信学会 シリコンアナログRF研究会, IEICE Technical Report on Silicon Analog RF Technologies, Vol. RF2011-2, p. 3, Aug. 2011.
• 李 承鍾, 白 戴和, 宮原正也, 松澤 昭. 容量DACの寄生容量がSAR ADCの精度に与える影響の検討, 電子情報通信学会 総合大会, Mar. 2011.
• 李賢義, 白戴和, 宮原正也, 松澤昭. 微細CMOSプロセスを用いたコンパレータのオフセットばらつき補償技術, 電子情報通信学会集積回路研究専門委員会 LSIとシステムのワークショップ 2010, May 2010.
• 白 戴和, 浅田 友輔, 宮原 正也, 松澤 昭. 補間技術とバックグランド補償技術を用いた 8-bit 600-MSps並列型ADCに関する研究, 集積回路研究会, 電子情報通信学会技術研究報告. ICD, 集積回路, 社団法人電子情報通信学会, Vol. 109, No. 214, pp. 99-104, Oct. 2009.
• 白 戴和, 宮原 正也, 岡田 健一, 松澤 昭. 並列型ADC用の参照電圧回路のRC遅延に関する検討, 電子情報通信学会総合大会講演論文集, 社団法人電子情報通信学会, Vol. 2009, No. 2, Feb. 2009.

[ BibTeX 形式で保存 ]    [ 論文・著書をCSV形式で保存 ]    [ 特許をCSV形式で保存 ]