国際会議発表 (査読有り)

• Makoto Saitoh, Elsayed A. Elsayed, Thiem Van Chu, Susumu Mashimo, Kenji Kise. A High-Performance and Cost-Effective Hardware Merge Sorter without Feedback Datapath, IEEE International Symposium on Field-Programmable Custom Computing Machines (FCCM 2018), pp. 197-204, Apr. 2018.
• Susumu Mashimo, Thiem Van Chu, Kenji Kise. High-Performance Hardware Merge Sorter, IEEE International Symposium on Field-Programmable Custom Computing Machines (FCCM 2017), Proceedings IEEE 25th Annual International Symposium on Field-Programmable Custom Computing Machines FCCM 2017, IEEE, pp. 1-8, Apr. 2017.
• Susumu Mashimo, Thiem Van Chu, Kenji Kise. Cost-Effective and High-Throughput Merge Network Architecture for the Fastest FPGA Sorting Accelerator, International Symposium on High-Efficient Accelerators ajd Reconfigurable Technologies (Heart 2016), pp. 7-12, July 2016.

国内会議発表 (査読なし・不明)

• 齋藤 誠, 眞下 達, Chu Van Thiem, 吉瀬 謙二. FPGAを用いたソーティングアクレラレータのためのマージネットワークの改良, 電子情報通信学会研究報告RECONF2016-42, pp. 13-18, Nov. 2016.
• 臼井 琢真, 眞下 達, 松田 裕貴, 小林 諒平, 吉瀬 謙二. 世界最速のFPGAソーティングアクセラレータの初期検討, 情報処理学会第７８回全国大会, 第78回全国大会講演論文集, Vol. 2016, No. 1, pp. 149-150, Mar. 2016.
• 藤浪 将, 眞下 達, 吉瀬 謙二. Verilog HDLで記述するRISC-V命令セットのアウトオフオーダ実行プロセッサ, 情報処理学会第７８回全国大会, Mar. 2016.
• Susumu Mashimo, Yuki Matsuda, Kenji Kise. Fast Merge Network for Sorting on FPGA, 情報処理学会第７８回全国大会, Mar. 2016.

特許など

• 吉瀬謙二, 眞下達. データソート装置. 特許. 公開. 国立大学法人東京工業大学. 2017/05/16. 特願2017-097111. 2018/12/06. 特開2018-194994. 2018.
• 吉瀬謙二, 眞下達. データソート装置. 特許. 公開. 国立大学法人東京工業大学. 2017/03/15. 特願2017-050485. 2018/10/04. 特開2018-156189. 2018.

[ BibTeX 形式で保存 ]    [ 論文・著書をCSV形式で保存 ]    [ 特許をCSV形式で保存 ]